⑲ 日本国特許庁(JP)

00 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-195188

®Int. Cl. 5

識別記号

庁内整理番号

平成 4年(1992)7月15日 @公開

G 09 G 3/28 H 04 N

5/66 -5/70

K B 101 Α 9176-5G 7205-5C 7205-5C

審査請求 未請求 請求項の数 6 (全11頁)

64発明の名称

フラツト型表示装置の階調駆動方法及び階調駆動装置

顋 平2-331589 20特

22出 顛 平 2 (1990)11月28日

 \blacksquare @発 明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

る出 富士通株式会社 顧

神奈川県川崎市中原区上小田中1015番地

井桁 弁理士 貞一 倒代 理

1. 発明の名称

フラット型表示装置の階調駆動方法及び階調駆 動装置

2. 特許請求の範囲

(1) 西面 (4) (4a) がメモリー機能を有し た黄素(C)の集合によって構成されたフラ ット型表示装置 (3) (3 a) の階調駆動方 法であって、

前記首面 (4) (4a) に表示される1つ のフレーム (FM) を複数のサブフレーム (SF) に時間的に分割し、

分割したそれぞれのサブフレーム(SF) を、

全画面 (4) (4 a) の画素 (C) に対し て、メモリー媒体を選択的に形成して表示デ ータの書き込みを行う第 1.ステップ(CY a)と、

全百面 (4) (4 a) の西素 (C) に対し

て、前記メモリー媒体が形成された西素(C) を表示させる第2ステップ (CYi) と によって表示するとともに、

前記各サブフレーム(SF)の第2ステッ プ (CYi) の時間的長さを、それぞれのサ プフレーム(SF)に対して与えられた重み に応じて相違させ、

前記サブフレーム(SF)を合成すること によって1つのフレーム(FM)の階調表示 を行う

ことを特位とするフラット型表示装置の階 调驱動方法。

(2) 前記第1ステップ (СҮа) において、 てメモリー媒体を形成した後に、形成された メモリー媒体を選択的に消去することにより、 表示データの書き込みを行う

ことを特徴とする請求項1記載のフラット 型表示装置の階調駆動方法。

前記第1ステップ(CYa)において、

全画面(4)(4 a)の画素(C)に対して同時に書き込みパルス(Pw)を印加しメモリー媒体を形成した後に、

ライン毎に順次走査することにより、形成 されたメモリー媒体を選択的に消去し、表示 データの書き込みを行う

ことを特徴とする請求項1記載のフラット 型表示装置の階調駆動方法。

- (4) 前記メモリー媒体が壁電荷である請求項 1 から請求項 3 のいずれかに記載のフラット型 表示装置の階調駆動方法。
- (5) 前記メモリー媒体が空間電荷である請求項 1から請求項3のいずれかに記載のフラット 型表示装置の階調駆動方法。
- (6) 西面(4)(4a)がメモリー機能を有した西素(C)の集合によって構成されたフラット型表示装置(3)(3a)の階調駆動装置であって、

前記画面 (4) (4 a) に表示される 1 つ のフレーム (FM) を複数のサプフレーム

ブラズマディスプレイ装置やELディスプレイ装置などのフラット型表示装置の階調駆動方法及び階調駆動装置に関し、

階調表示を行うために必要な駆動時間を短くすることができ、階調性の高い表示を行うことのできる階調駆動方法及び装置を提供することを目的とし、

画面がメモリー機能を有した画素の集合に対方とでは、方式を置いて、前記画面に表示される1つのフレースに対すっても複数のサブフレームを画面し、分割にごのサブフレームを画面し、全画面というを行う第1ステップとに対ってを通過である。 おき込みを行う第1ステップとによっての画素を表して、第2ステップとによって、前記メテップとによって、前記メデップとによって、前記サブフレームのサブフレームのサブフレームに対することによって1つのフレームのはよって1つのフレームのはまって1つのフレームのはまって1つのフレームのはまって1つのフレームに対することによって1つのではまったを表示した。

(SF) に時間的に分割するサプフレーム分割処理手段(13)と、

分割したそれぞれのサブフレーム(SF)を、全面面(4)(4 a)の画素(C)に対して、メモリー媒体を選択的に形成して表示データの書き込みを行う第1ステップ(CY)に対して、前記メモリー媒体の形成された画素(C)を表示させる第2ステップ(CYi)の時間を表示するとともに、前記各サブフレーム(SF)の第2ステップ(CYi)の時間とを、それぞれのサブフレーム(SF)に対して与えられた重みに応じて相違させるように、前記画面(4)(4 a)をスキャン処理手段(14)と

を有してなることを特徴とするフラット型 表示装置の隣郷駆動装置。

3. 発明の詳細な説明 (概 要)

表示を行うように構成する。

〔産業上の利用分野〕

本発明は、プラズマディスプレイ装置やELディスプレイ装置などのフラット型表示装置の階調 駆動方法及び階調駆動装置に関する。

フラット型表示装置は、奥行き寸法が小さく且 つ大型の表示画面を実現できるため、その利用範 囲を急速に拡大しつつある。

これにともなって、表示画像の品質の一層の向上が望まれており、例えばハイビジョンの表示装置として利用するために、256階調程度の高い 階調性を実現することが要望されている。

〔従来の技術〕

従来より、フラット型表示装置の画面に表示される1つのフレームを複数のサブフレームに時間的に分割し、分割したそれぞれのサブフレームの表示時間に重みを付けることによって陪調表示を行うことが提案されている(特公昭51-320

特開平4-195188 (3)

5 1 号公報)。

第8図は第4図に示す対向放電型のPDP(ブラズマディスプレイパネル)3を階調表示するための従来の階調駆動方法を示す図である。第8図に示す電圧波形は、各放電セルにおいてX電極及びY電極に印加される波形の合成波形を示している

世来の階調駆動方法では、書き込みパルスPw、 消去パルスP(、及び維持パルスPsを、水平方 向のラインであるY電極Y)、Yj+1、Yj+ 2…に対して順に印加する書込みサイクルCYw と、維持パルスPsのみを印加する維持サイクル CYmとが設けられている。

書込みサイクルCYwは、上方のラインから順に1サイクルずつ遅れて実行され、それぞれのラインにおいて、書込みサイクルCYwの後に維持サイクルCYmが実行される。

各ラインにおいては、書込みサイクルCYwの 書き込みパルスPwによって壁電荷が形成され、 消去パルスPIによってその壁電荷が消去される。

スPsが印加されるのでそれだけ時間を要し、面面4の全体に対する表示データの書き込みのために多くの時間を要する。

すなわち、書き込みパルスPw、消去パルスP 「、及び雑井パルスPsの各パルス幅をTw、T 「、Tsとし、ライン数をmとすると、階調性が 2°である場合に1フレームの表示に必要な時間 Thは、

 $Th = (Tw + Tf + Ts) \times m \times n \cdots (1)$

したがって、m=400とし、且つ1分間に60フレームを表示するとし、例えば16階調(n=4)の階調性を持たせた場合には、1つのサプフレームに与えられる時間は10μs程度となってしまう。この時間内に書込みサイクルCYw及び維持サイクルCYmを実行するためには、駆動間波数を相当高くする必要がある。

しかし、駆動周波数を高くすると、消費電力が 大きくなり、また、壁電荷の蓄積時間の関係で動 作マージンが小さくなるため、高くできる周波数 そのとき、消去しない百葉(放電セルC)について、つまり実際に書き込みの必要な百葉について、 X電極Xi、Xi+1、Xi+2…に対して消去 パルスP(と同時にそれを打ち消すキャンセルパ ルスP c が選択的に印加され、その結果、キャン セルパルスP c が印加された百素についてのみ、 選択的に壁電荷が形成されて書き込みが行われる。

維持パルスPsは、全部の画業に対して同時に 印加され、壁電荷が形成されている画素のみが発 光して表示が行われる。

各ライン毎に実行される客込みサイクルCYwと維持サイクルCYmとによって1つのサプフレームが表示され、各サプフレームにおける維持サイクルCYmの時間的長さに重みをつけることによって1つのフレームの階調表示が行われる。

(発明が解決しようとする課題)

しかし、上述した従来の階調駆動方法では、各 ライン毎に書込みサイクルCYwが別個に設けられ、その度毎に書き込みパルスPw及び維持パル

に限界があり、上述の階調性の実現は極めて困難 である。

また、画面4の全体で見ると、書込みサイクル C Y w と維持サイクル C Y m とが同時に実行され るため、維持サイクル C Y m を書込みサイクル C Y w と同じ周期にする必要があり、輝度の制御、 例えば人間の眼のガンマ特性に合った階調性を実 現するような輝度の制御が難しいという問題もあ

本発明は、上述の問題に鑑み、階調表示を行う ために必要な駆動時間を短くすることができ、階 調性の高い表示を行うことのできる階調駆動方法 及び装置を提供することを目的としている。

[課題を解決するための手段]

請求項1の発明に係る階類駆動方法は、上述の 課題を解決するため、第1図〜第7図に示すよう に、画面4、4 a がメモリー機能を有した画素 C の集合によって構成されたフラット型表示装置3. 3 a の階調駆動方法であって、前記画面4.4 a 請求項2の発明に係る階調駆動方法は、前記第 1ステップCYaにおいて、全画面4、4aの画 素Cに対してメモリー媒体を形成した後に、形成 されたメモリー媒体を選択的に消去することによ り、表示データの書き込みを行う。

請求項3の発明に係る階調駆動方法は、前記第 1ステップCYaにおいて、全画面4,4aの画

に対して、前記メモリー媒体の形成された画素 C を表示させる 第 2 ステップ C Y i とによって表示するとともに、前記各サプフレーム S F の第 2 ステップ C Y i の時間的長さを、それぞれのサプフレーム S F に対して与えられた重みに応じて相違させるように、前記画面 4 . 4 a をスキャン
の理手段 1 4 とを有してなる。

(作用)

1 つのフレーム F M は、複数のサプフレーム S F が時間値上で合成されることによって表示される。

それぞれのサブフレームSFは、第1ステップ C Y a によってメモリー媒体が選択的に形成され、 第2ステップ C Y i によって所定の時間表示される。

第1ステップ C Y a は、画面 4. 4 a の全体、 すなわち全面素 C に対して同時に行われる。但し、 画面 4. 4 a を複数の画面に分割し、分割したそ れぞれの画面毎に行ってもよい。 乗Cに対して同時に書き込みパルスPwを印加し メモリー媒体を形成した後に、ライン毎に順次走 査することにより、形成されたメモリー媒体を選 択的に消去し、表示データの書き込みを行う。

請求項4の発明に係る階調駆動方法は、前記メモリー媒体が壁電荷であるフラット型表示装置についてである。

請求項5の発明に係る階調駆動方法は、前記メモリー媒体が空間電荷であるフラット型表示装置 についてである。

請求項6の発明に係る階調駆動装置は、画面4.4 aがメモリー機能を有した画素 C の集合によって構成されたフラット型表示装置3.3 a の階調 駆動装置であって、前記画面4.4 a に表示される1つのフレームF M を複数のサプフレーム S F に時間的に分割するサプフレーム分割処理手段13と、分割したそれぞれのサプフレーム S F を、全面面4.4 a の画素 C に対して、メモリー媒体を選択的に形成して表示データの書き込みを行う第1ステップ C Y a と、全面面4.4 a の画素 C

第2ステップCYiの時間的長さは、それぞれのサプフレームSFに対して与えられた重みに応じて相違し、それぞれの画素Cについて、サプフレームSFの組み合わせによって階調表示が行われる。

(実施例)

以下、本発明の実施例を図面を参照しつつ説明 する

第1図は本発明に係る階調駆動方法を説明するための図、第4図は対向放電型のPDP(プラスマディスプレイパネル)3の概略の構成図である。第1図においては、1フレームFMを4つのサブフレームSF1~4に分割した場合の例が示されている。

第4図において、PDP3の画面4は、縦方向に延びるX電極Xiと横方向に延びるY電極Yj とのそれぞれの交点において放電セルCが画定され、各放電セルCが放電により選択的に発光する ことによって表示が行われる。 第1図おいて、その根方向は時間軸であり、百面4に表示される1フレームFMを4つのサブフレームSF1~4に時間的に分割し、分割したそれぞれのサブフレームSF1~4を、それぞれ、アドレスサイクルCYa(第1ステップ)とによって表示サイクルCYi(第2ステップ)とによって表示する。

アドレスサイクルCYaでは、画面 4 全体の画業 (放電セルC) に対して壁電荷を同時に形成した後に、形成された壁電荷を選択的に消去することにより、表示データの書き込みを行う。

そして、各サプフレームSF1~4の表示サイクルCYiの時間的長さを、それぞれのサプフレームSF1~4に対して与えられた重みに応じて

取次長くなるように設定し、これらのサプフレームSF1~4を合成することによって、1フレームFMの階調表示を行うのである。

次に、第2図及び第3図に基づいてさらに具体的に説明する。

第2図はPDP3に印加される駆動電圧の波形

Pcによって打ち消され、その結果壁電荷が維持される。

つまり、消去パルスP 「とキャンセルパルスP c によって壁電荷が選択的に消去され、表示データの書き込みが行われる。

表示サイクルCYiにおいては、全部のライン に対して同時に維持パルスPsが印加され、これ によって、壁電荷が形成されている(維持されて いる)西素が発光する。

表示サイクルCYiにおいて、各画素の輝度は 雑持パルスPsの個数に応じて決まる。

各サブフレームSF1~4の長さは、例えば1 対2対4対8となるように、それぞれの表示サイクルCYiにおける維持パルスPsの個数が設定されており、これによって、それぞれの比に応じた輝度が得られるようになっている。

これらのサブフレームSF1~4を合成することによって、1フレームFMの陪買表示が行われる。

なお、第3図に示されるように、Y電極Yjに

を示す図、第3図はPDP3のX電極Xi及びY電極Yjにそれぞれ印加される駆動電圧の波形を示す図である。なお第2図は第3図の波形の合成波形である。

アドレスサイクルCYaは、各ラインであるY 電伍Yj、Yi+1、Yi+2…に対して、同時 に実行される。

アドレスサイクルCYaにおいては、全部のライン(したがって全部の首素)に対して同時に書き込みパルスPwが印加され、これによって壁電荷が形成される。

次に、各ライン毎に、順次、消去パルスP「が 印加されるとともに、それぞれの消去パルスP「 の印加と同時に、当該サプフレームSF1~4に おいて発光表示すべき画素について、キャンセル パルスP c がX電極Xi、Xi+1、Xi+2… から印加される。キャンセルパルスP c が印加されなかった画素は、消去パルスP「によって壁電 れた画素は、消去パルスP「がキャンセルパルス

は、正方向の維持パルスPsy、書き込みパルス Pw、及び消去パルスPfが印加され、X電極X iには、正方向の維持パルスPsx、及び西素毎 に選択されたキャンセルパルスPcが印加される。

第5図はPDP3aのX電極X、Y電極Yj、及びアドレス電極Anにそれぞれ印加される駆動電圧の波形を示す図、第6図は特開昭57ー78751号又は特開昭61ー39341号公報などにより周知の三電極構造を持った面放電型のPDP3aの機略の構成図である。

第6図において、PDP3aの画面4aは、横方向に延びる互いに平行なX電極X及びY電極Y jと、縦方向に延びるアドレス電極Anとのそれ ぞれの交点において、放電セルCが百定されている。

第5図において、各ラインであるY電極丫j。 Yj+1、Yj+2…及びX電極Xに対して、同時にアドレスサイクルCYaが実行される。

アドレスサイクルCYaにおいては、全部のラ インに対して同時に書き込みパルスPwがX電極 X から印加され、これによって整電荷が形成され

次に、各ライン毎に、順次、消去パルスP(が Y電極から印加されるとともに、それぞれの消去 パルスP(の印加と同時に、当該サプフレームS F1~4において発光表示すべき画業(放電セル C)について、消去アドレスパルスPaがアドレ ス電極Anから印加される。

消去アドレスパルスPaが印加された画素のみについて、消去用放電が発生し壁電荷が消去される。一方、消去アドレスパルスPaが印加されない画素は壁電荷が維持される。

表示サイクルCYiにおいては、全部のラインに対して同時に維持パルスPsy, Psxが印加され、これによって、壁電荷が形成されている画彙が発光する。

サブフレームSF1~4に応じて表示サイクル CYiの長さ(維持パルスPsy、Psxの個 数)が相違し、それぞれの長さに応じた輝度が得 られるようになっている。

スキャン処理部14は、サプフレーム分割処理部13から出力される各サプフレームSFの画像データD3、及びタイミング制御部15からのタイミング信号に基づいて、PDP3のY電極駆動回路31及びX電極駆動回路32をスキャンする。スキャン処理部14には、キャンセルパルスP

c を発生するキャンセルパルス発生回路(PDP3 a に対しては消去アドレスパルス発生回路) 2 1、書き込みパルス Pwを発生する書き込みパルス発生回路 2 2、維持パルス Psを発生する維持パルス発生回路 2 3、これらの信号を合成する合成回路 2 4 などが設けられている。

タイミング制御部15は、サブフレーム分割処理部13の処理のタイミング、キャンセルパルス Pcを出力するタイミング、各サブフレームSF における表示サイクルCYiの終了のタイミング など、種々のタイミング信号を出力する。

次に、階調駆動装置5の動作について設明するが、PDP3に印加される電圧波形などについては先に説明したのと同様であるので、詳しい説明

これらのサブフレームSF1~4を合成することによって、1フレームFMの階調表示が行われる。

第7図は本発明に係る階調駆動装置5を示すブロック図である。

階調駆動装置5は、AD変換部11、フレームメモリ12、サブフレーム分割処理部13、スキ+ン処理部14、タイミング制御部15などから構成されている。

A D 変換部 1 1 は、アナログ信号である入力信号 S 1 を量子化してデジタル信号である画像データ D 2 に変換する。

フレームメモリ12は、AD変換部11から出力される1フレーム分の画像データD2を格納する。

サプフレーム分割処理部13は、フレームメモリ12に格納された1フレームFMの画像データD2を、階調に応じた個数のサプフレームSFに分割し、それぞれのサブフレームSFの画像データD3を出力する。

を省略する。

フレームメモリ12に1百素当たり n ピットの 画像データD2が格納され、これを2。 陪調で表 示する場合には、サブフレーム分割処理部13は、 画像データD2の最下位ピットから頃に最上位ピットまで、それぞれのピットのみからなる n 種類 の2値の画像データD3を順次出力する。

これらの画像データD3に基づいて、キャンセルパルス発生回路21は、それぞれのラインのスキャン時においてそれぞれの水平方向位置に対応したキャンセルパルスPcを発生する。

タイミング制御部15は、サブフレーム分割処理部13が出力するピット位置の画像データD3に応じて、それぞれのサブフレームSFの表示サイクルCYiの長さが所定の値になるように、タィミング制御信号を出力する。

合成回路24は、各パルス発生回路21~23からのパルス信号を合成することによって、各サブフレームSFにおいてアドレスサイクルCYa及び表示サイクルCYiが実行されるように、第

特別平4-195188 (プ)

3 図に示す電圧波形のスキャン信号を作成して出 力する。

上述の実施例によると、書き込みパルスPwが全部の画面4に対して同時に印加され、これによって同時に壁電荷が形成されるので、従来のようにライン毎に順次維持パルスPs及び書き込みパルスPwを印加する階調駆動方法に比較して、壁電荷を形成するのに必要な時間が大幅に減少する。

そのため、従来と同じ階調性を従来よりも低い 駆動間波数で得ることができ、それだけ消費電力 を低くすることができるとともに、動作マージン を確保するために維持パルスPsのパルス幅を充 分大きくすることが可能である。

また、従来と同じ周波数の場合には、従来に比較して階調性の高い表示を行うことが可能であり、高品位の画像を表示することができる。したがって、PDP3をハイビジョンに利用することが可能となってくる。

また、各サプフレームSF1~4において、ア ドレスサイクルCYaと妻示サイクルCYiとが

調駆動装置 5 の構造及び構成は、上述した以外に 種々異なったものとすることができる。

上述の実施例においては、メモリー媒体が壁電荷であるAC型のPDP3、3aについて説明したが、メモリー媒体が空間電荷であるDC型のPDP、EL表示装置又は液晶表示装置などの他のメモリー媒体を持つものに対しても適用することができる。

〔発明の効果〕

本発明によると、階調表示を行うために必要な 駆動時間を短くすることができ、階調性の高い表 示を行うことのできる階調駆動方法及び装置を提 供することができる。

4. 図面の簡単な説明

第1図は本発明に係る階調駆動方法を説明する ための図、

第2図は対向放電型のPDPに印加される駆動 電圧の波形を示す図、 互いに独立しており、表示サイクルCYiにおける維持パルスPsの周期をアドレスサイクルCYaの周期に同期させる必要がないため、表示サイクルCYi内の維持パルスPsの個数を任意に設定することができる。

したがって、輝度の制御が容易であり、各サプフレームSF1~4の長さの比を、例えば人間の 腹のガンマ特性に合った階調性に近くなるように 設定することが容易であるとともに、信頼性、回 路設計の自由度、コストなどにおいて有利である。

上述の実施例においては、1フレームFMを4つのサブフレームSF1~4に分割したが、3つ以下又は5つ以上のサブフレームSFに分割してもよい。各サブフレームSFにおける表示サイクルCYiの長さは、種々の比率に設定することが可能である。表示サイクルCYiの長さとして、アドレスサイクルCYaにおける維持パルスPsの長さを加算してもよい。X電極、Y電極、アドレス電極に印加する電圧波形は、上述以外に種々の波形とすることができる。PDP3.3a、階

第3図は対向放電型のPDPのX電極及びY電極にそれぞれ印加される駆動電圧の波形を示す図、

第4図は対向放電型のPDPの極略の構成図、

第5図は面放電型のPDPのX電極、Y電極、 及びアドレス電極にそれぞれ印加される駆動電圧 の波形を示す図、

第6図は面放電型のPDPの概略の構成図、

第7図は本発明に係る階調駆動装置を示すプロック図、

第8図は対向放電型のPDPを階調表示するための従来の階調駆動方法を示す図である。

図において、

- 3. 3 a は P D P (フラット型表示装置)、
- 4. 4 a は 画面 、
- 5 は階質駆動装置、
- 13はサブフレーム分割処理部(サブフレーム分割処理手段)、
 - 1 4 はスキャン処理部(スキャン処理手段)、 F M はフレーム、


SFはサブフレーム、

Cは放電セル (西素)、

CYaはアドレスサイクル(第1ステップ)、


CYiは表示サイクル(第2ステップ)である。

代理人 弁理士 井 桁 貞 一



本発明に係る階質駆動方法を説明するための図


39FS 1 BSZI



対向型のPDPに印加される駆動電圧の波形を示す図

第 2 図

特開平4-195188 (9)



対向型のPDPのX電極及びY電極にそれぞれ印加される駆動電圧の波形を示す図 第 3 図

3 PDP

Xi Xi+2
Xi+1 Xi+3

4 画面

Yj
Yj+1

Yj+2


Yj+3

対向型のPDPの機略の構成図

笰


4

X



面放電型のPDPのX電極、Y電極、及びアドレス電極に それぞれ印加される駆動電圧の波形を示す図


第 5 図



面放電型のPDPの機略の構成図


第 6 図

5 階調駆動装置



本発明に係る階調駆動装置を示すプロック図

第 7 図



対向放電型のPDPを階調表示するための従来の階調駆動方法を示す図

第 8 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
Blurred or illegible text or drawing
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.